## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-232452

(43)Date of publication of application: 18.09.1989

(51)Int.CI.

G06F 12/14 G06F 15/06

(21)Application number: 63-058444

(71)Applicant: NEC CORP

(22)Date of filing:

14.03.1988


(72)Inventor: OSAWA TOMOYOSHI

#### (54) ONE-CHIP PROCESSOR

#### (57)Abstract:

PURPOSE: To ensure the protection of programs against such a case where the outsiders can read the programs by controlling a bidirectional gate based on the state of a certain bit of a ROM when a reading pulse is supplied to the ROM from outside.

CONSTITUTION: A program—only EPROM 2 contains a program EPROM 21 and a protecting EPROM 22 and these two EPROMs can be read out to an internal bus 13. The output of the EPROM 22 is supplied directly to an AND gate 41 of a control circuit 4. The circuit 4 can open a bidirectional gate 3 with output 1 only when a read instruction terminal 11 is equal to 1 with the EPROM 22 equal to 1 respectively in terms of the logic level. Thus the EPROM 22 is readable at the logic level 1 and then unreadable at the level 0 for the purpose of protection.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

## PATENT LAID-OPEN (A)

No. Hei 1-232452

September 18, 1989

Application No.:

Sho 63-58444

Filing Date:

March 14, 1988

Applicant:

NEC Corporation

Inventor:

T. Osawa

Agent:

Y. Iwasa, Patent attorney

Int. Cl4:

G 06 F

12/14

320

15/06

320

1. Title of the Invention

One-chip processor

- 2. Claims
- (1) A one-chip processor having at least a processor and an erasable programmable read-only memory in one chip, comprising:
- a bidirectional gate connected between said read-only memory and an external data bus; and
- a control circuit for controlling said bidirectional gate in accordance with the state of a certain bit of said read-only memory when a read-out pulse is input into said read-only memory.

An object of the present invention is to provide a one-chip processor designed to protect a program (so that it cannot be read by others).

# [Means for Solving the Problem]

The present invention relates to a one-chip processor which has at least a processor and an erasable programmable read-only memory in one chip, characterized in that the one-chip processor has a bidirectional gate connected between the read-only memory and an external data bus; and a control circuit for controlling the bidirectional gate in accordance with the state of a certain bit of the read-only memory when a read-out pulse is input into the read-only memory.

### [Example]

Fig. 1 shows a basic configuration of a one-chip processor according to an embodiment of the present invention. The one-chip processor is comprised of a processor 1; an erasable programmable read-only memory (EPROM) 2 which can be freely read out by the processor; a bidirectional gate 3 connected between the EPROM 2 and an external data bus 12; and a control circuit 4 for

controlling the bidirectional gate 3 in accordance with the state of a certain bit of the EPROM 2 when a read-out pulse is input into the EPROM 2.

The processor 1 and the EPROM 2 are connected with an internal bus 13, and the internal bus 13 is connected to the external bus 12 via the bidirectional gate 3.

The operation of a one-chip processor having a configuration as described above will be explained by referring to a flow chart in Fig. 2.

When an instruction to read out the content of the EPROM 2 to outside is generated from a terminal 11 (step 24), the control circuit 4 determines whether the content of the EPROM is protected according to the information of a bit in a certain address of the EPROM 2 (step 26). As a result, when the content is protected, the control circuit 4 closes the bidirectional gate 3 (step 27), and when the content is not protected, it opens the gate 3 (step 29). Therefore, when the content in the EPROM 2 is protected, read-out of the program becomes impossible.

Writing of the above-described bit into the EPROM 2 can be performed in the same manner as that of writing an ordinary data, and once the bit for protection is written, the protection cannot be released unless the bit is erased together with the data (steps 25, 28).

It should be noted that writing, reading to outside for verification, erasing, etc. of a program can be done as usual. For example, writing of a program is performed by inputting a write instruction from outside (step 23) and writing the program (step 30).

As explained above, according to the present embodiment, when a certain bit is changed, as when a program is written, to put a program into a protection mode, the gate is closed so as to make the program unreadable when an attempt is made to read it out from outside. In order to release the protection, it is necessary to erase the bit for protection using ultraviolet rays, etc. as in the case of a program data. Since the program is erased with the bit for protection (when the bit for protection is erased), it is not possible to read the program once it is protected.

A specific configuration example of the embodiment in Fig. 1 is shown in Fig. 3.

The EPROM 2 for programming is separated inside into a program EPROM 21 and a protection EPROM 22. Both EPROMs are readable from an internal bus 13. Further, the output of the protection EPROM 22 is put into an AND gate 41 of a direct control circuit 4. The output of the control circuit 4 becomes "1" in terms of logic level so as to open

the bidirectional gate 3 only when the read-out instruction terminal 11 is "1" and the protection EPROM 22 is "1".

Accordingly, when the protection EPROM 22 is "1", the protection is readable, and when it is "0", the program is protected and thus unreadable.

# 4. Brief Description of the Drawings

Fig. 1 is a block diagram of an embodiment according to the present invention;

Fig. 2 is a flow chart for explaining the operation of the embodiment of Fig. 1; and

Fig. 3 is a block diagram showing a specific configuration example of the embodiment of Fig. 1.

#### 1...Processor

- 2...Erasable read-only memory
- 3...Bidirectional gate
- 4...Control circuit

### Fig. 1

- 1 Processor
- 2 EPROM
- 3 Bidirectional gate
- 4 Control circuit

- Fig. 2
- 23 External WR
- 30 Write
- 24 External RD
- 25 Erase
- 28 Release protection against data erasure
- 26 Protect
- 27 Close gate
- 29 Open gate

# ⑩日本国特許庁(JP)

①特許出願公開

### 平1-232452 ⑫公開特許公報(A)

⑤Int. Cl.⁴

識別記号

庁内整理番号

43公開 平成1年(1989)9月18日

G 06 F 12/14 15/06

3 2 0 3 2 0

D - 7737 - 5BC-7343-5B

未請求 請求項の数 1 (全3頁) 審査請求

❷発明の名称

ワンチツププロセツサ

頭 昭63-58444 21)特

昭63(1988) 3月14日 鯂 22出

明 @発

東京都港区芝5丁目33番1号 日本電気株式会社内 東京都港区芝5丁目33番1号

大 日本電気株式会社 顯 人 の出

弁理士 岩佐 劵 幸 倒代 理 人

#### 細

#### 1. 発明の名称

ワンチッププロセッサ

### 2. 特許請求の範囲

(1) 1つのチップの中に、プロセッサと消去可 能なプログラマブル読み出し専用メモリとを少な くとも有するワンチッププロセッサにおいて、

前記読み出し専用メモリと外部データバスとの 間に接続された双方向ゲートと、

外部から前記読み出し専用メモリに対して読み 出しパルスが入力された時に前記読み出し専用メ モリの或るビットの状態により前記双方向ゲート を制御する制御回路とを有することを特徴とする ワンチッププロセッサ.

### 3. 発明の詳細な説明

### (産業上の利用分野)

本発明は、プログラムの読み出し保護を図った ワンチッププロセッサに関する。

(従来の技術)

プロセッサ関連の技術として高性能なプロセッ

サが次々に開発されていく一方で、汎用になった プロセッサはその周辺回路を含めてワンチップ化 される傾向にある。ワンチップ化に当っては、主 要な周辺回路としてランダムアクセスメモリ(R AM) やプログラム格納の為の読み出し専用メモ リ (ROM)等がワンチップ化される。 特にこの 様な汎用をねらったワンチッププロセッサとして は、種々のシステムに対応できる様にROMは消 去可能なEPROMを用いることが多い。例えば 信号処理プロセッサとして、 µ P D 77 P 20(日本 電気株式会社製)等が良い例である。

# (発明が解決しようとしている 課題)

従来のワンチッププロセッサでは、書き込まれ ているプログラムを読み出しパルスにより読み出 すことができるので、プログラムの保護が不可能 であった。

本発明の目的は、プログラムの保護 (他人に銃 まれない)を図ったワンチッププロセッサを提供 することにある。

[課題を解決するための手段]

本発明は、1つのチップの中に、プロセッサと 消去可能なプログラマブル読み出し専用メモリと を少なくとも有するワンチッププロセッサにおい て、

前記読み出し専用メモリと外部データバスとの 間に接続された双方向ゲートと、

外部から前記読み出し専用メモリに対して読み出しパルスが入力された時に前記読み出し専用メモリの或るピットの状態により前記双方向ゲートを制御する制御回路とを有することを特徴とする。

#### (実施例)

第1図は、本発明の一実施例であるワンチッププロセッサの基本的構成を示す。このプロセッサ 1 と、このプロセッサ 1 と、このプロセッサ により自由に読み出すことができる消去可能ないのである出す。 EPROM 2 と外部データバス12 との間に接続される双方向ゲート 3 と、外部からEPROM 2 に対して読み出し専用パルスが入力された時にEPROM 2 の或るピットの状態により双方向

度書き込むとデータ共々消去しない限り(ステップ25, 28)、保護を解除することはできない。

なお、プログラムの書き込み、ベリファイ用の外部への読み出し、消去等は通常と何ら変わりなく行える。例えば、プログラムの書き込みは、外部から書き込み命令を入力し(ステップ23)、プログラムを書き込む(ステップ30)ことにより行う。

以上説明したように本実施例によれば、プログラムの書き込みと同様に或るピットを変化させ保護モードにすると、外部より読み出しがかかった時、ゲートが閉じられて外部に読み出すことが不可能となる。この保護を解除するには、プログラムデータと同様に紫外線等により消去しなくてはならないが、同時にプログラムも読むことはできない。

第1図の実施例の具体的構成例を、第3図に示す。

プログラム専用のEPROM2は、内部でプロ

ゲート3を制御する制御回路4とから構成されている。

プロセッサ1とEPROM2との間は、内部バス13で接続され、内部バス13は双方向ゲート3を経て外部バス12と接続されている。

以上のような構成のワンチッププロセッサの動作を、第2図のフローチャートを参照しながら説明する。

端子11よりEPROM2の内容を外部に読み出す命令が発生した時(ステップ24)、制御回路4はEPROM2の或るアドレスのピットの情報により、EPROMの内容が保護されているの内容が保護されていない場合はゲート3を閉じ(ステップ27)、保護されていない場合はゲート3を閉く(ステップ29)。したがって、EPROM2の内容が保護されている場合には、プログラムの読み出しが不可能となる。

EPROM 2への前記ピットの書き込みは、通常のデータを書き込むのと同様の操作で行え、一

グラムEPROM21と保護EPROM22とに分かれる。両EPROMともに内部バス13には読み出し可能である。さらに保護EPROM22の出力は、直接制御回路4のANDゲート41に入っている。制御回路4は、論理レベルで読み出し命令端子11が"1"、保護EPROM22が"1"のときのみ出力"1"で、双方向ゲート3を開くことができる。よって、保護EPROM22が"1"のときは保護され読み出し可能であり、"0"のときは保護され読み出し不可能となる。

### (発明の効果),

以上説明したように本発明によれば、汎用ワンチッププロセッサに組み込んだプログラムを保護 することが可能となる。

### 4. 図面の簡単な説明

第1図は、本発明の一実施例のプロック図、 第2図は、第1図の実施例の動作を説明するためのフローチャート、

第3図は、第1図の実施例の具体的構成例を示すプロック図である。


### 特開平1-232452 (3)

1・・・プロセッサ


2・・・消去可能な読み出し専用メモリ

3 ・・・双方向ゲート


4・・・制御回路



代理人 弁理士 岩 佐 藝 幸



第 3 図



第 2 図